# **EUROPEAN PATENT OFFICE**

# .ostracts of Japan

LICATION NUMBER
BLICATION DATE

FR : 63244768 : 12-10-88

APPLICATION DATE
APPLICATION NUMBER

: 31-03-87

62078567

APPLICANT:

TOSHIBA CORP:

INVENTOR:

SHINADA KAZUYOSHI;

INT.CL.


H01L 27/06 H01L 29/72


TITLE


BIPOLAR CMOS TYPE

SEMICONDUCTOR DEVICE AND

MANUFACTURE THEREOF







ABSTRACT :

PURPOSE: To speed up operations by a method wherein an emitter electrode is built in an emitter region on a semiconductor substrate and the emitter electrode is equipped with side walls.

CONSTITUTION: A diffusion region 21 is provided in a substrate 20 of the plane orientation (100), after which a P-type epitaxial layer 22 is allowed to grow. Next, after the formation of a diffusion region 23, an oxide film 24 is formed, and then a diffusion region 25 is formed so deep as to reach the diffusion region 21. A thermal oxide film 26 is formed, B+ ions are implanted, and a heat treatment is accomplished. A part of the film 26 positioned on a region 27 is allowed to peel off, a polycrystalline silicon film 28 is deposited, and then As+ ions are implanted. A process follows wherein the polycrystalline silicon film 28 is patterned for the construction of electrodes  $28_1$ ,  $28_2$ , and 283, after which a thermal oxide film 29 is formed, when As diffusing out of an emitter electrode results in an emitter region 30. lons P+ and then B+ are implanted for the realization of a high voltage withstanding structure. A CVD oxide film 31 is deposited, which is next etched back for partial retention. Implantation is accomplished of As+ and BF+2, which is followed by a heat treatment whereby source and drain regions  $32_1$ ,  $32_2$ ,  $33_1$ ,  $33_2$  and a base region 34 are formed. A passivation film 35 is deposited, and an electrode 36 is built. In this way, base resistance just under the emitter region may be reduced.

COPYRIGHT: (C)1988,JPO&Japio

19日本国特許庁(JP)

⑩特許出願公開

### ⑫公開特許公報(A)

昭63-244768

(solint, Cl.⁴

識別記号

庁内整理番号

母公開 昭和63年(1988)10月12日

H 01 L 27/06 29/72

3 2 1

7735-5F 8526-5F

審査請求 未請求 発明の数 2 (全6頁)

バイポーラーCMOS型半導体装置及びその製造方法

②特 願 昭62-78567

**塑出** 願 昭62(1987)3月31日

70発明者品田

**一 義** 

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩

川工場内

⑪出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

砂代 理 人 弁理士 鈴江 武彦

外2名

明 細 書

1. 発明の名称

パイポーラー CMOS 型半導体装置及がその製造方法

2. 特許請求の範囲

同一半導体基板上に、 MOS 型トランジスタと パイポーラ型トランジスタとを有するパイポータ ー CMOS 型半導体装置において、

上記半導体基板のエミッタ領域上に形成されたエミッタ電標と、

とのエミッタ電極の倒盤に絶缺膜によって形成されたサイドウォールとを上配パイポーラ型トランジスタが有することを特徴とするパイポーラー CMOS 型半導体装置。

(2) 上記 MO8 型トランジスタは、上記半導体器板上に絶縁膜を介して形成されたゲート電極と、

このゲート電極の側壁に絶験材によって形成されたサイドウォールとを有することを特徴とする特許状の範囲第1項記載のペイポーラー CMOS 型半導体装置。

(3)コレクタ領域及び内部ペース領域が形成さ

れた半導体基板上にポリシリコン膜を形成する第 1の工程と、

この第1の工程によって形成されたポリシリコン膜をエッチングしてエミッタ電極を形成する第 2の工程と、

この第2の工程によって形成されたエミッタ電極を被うように、上記半導体基板上に絶像膜を形成する第3の工程と、

との第3の工程によって形成された絶縁膜の上 に配化膜を形成する第4の工程と、

この親 4 の工程によって形成された酸化線をエッティックして上記エミッタ電極の関盤にサイドウォールを形成する第 5 の工程と、

上記半導体基板に不純物をイオン住入した後、 熱処理することにより、この半導体基板に外部ベース領域を形成する第6の工程とによってパイポーラ型トランジスタが形成されることを特徴とするパイポーラー CMO8 型半導体装置の製造方法。

3. 発明の詳細な説明

[発明の目的]

#### 特開昭63-244768(2)

(産菜上の利用分野)

この発明は、パイポーラー CMOS 型の半導体装置(以下、Bi-CMOS 型半導体装置と記す)に関する。

#### (従来の技術)

近年、半導体の技術分野においては、低消費 近力化を図るために、半導体装置に CMOS 回路を 便うことが多くなってきた。また、最近では、単 に低消費返力化を図るだけでなく、高速化を図る ために CMOS 回路にパイポーラトランジスタを付加 した B1-CMOS 型 半導体装置が注目されている。

従来、この Bi-CMOS 半導体装置は、第 3 図に示す製造工程に従って形成されていた。

まず、部3凶(a)に示す工程にかいては、P型シリコン基板」に必択的に N<sup>+</sup>型埋込拡散領域2を設けた後、気相収是法にてP型エピタキシャル層(Pepi)3を形成する。次に N<sup>+</sup>型埋込拡散領域2に達するように、 NPN パイポーラトランシスタのコレクタ領域となる N ウェル拡散値(NWell) 4を設ける。 鋭いて、フィールド酸化膜5を形成し、パ

放後に、餌3図(d)に示す工程において、パッシュペーション膜」(を地域した後、コンタクトを開孔し、さらにアルミニウム塩極」を変けることにより、NMOS。PMOSトランシスタ及びNPNパイポーラトランシスタが同一半導体基板』上に完成する。

以上述べたように従来は、BI-CMOS 半導体装置を製造するのに、 CMOSトランジスタの製造プロセス中で、パイポーラトランジスタを製造するようになっている。

しかし、従来は、P<sup>+</sup>型外部ペース領域』』を非自己を合(非セルフアライン)で形成するため、N<sup>+</sup>型エミッタ領域』』下のペース抵抗『<sub>bb</sub>"(第3図(a) 参照)が大きくなり、CMOS 回路と同一の基板」上で、パイポーラトランジスタの高速動作を突
災することが困難であった。

#### (発明が解決しようとする問題点)

以上述べたように、従来の Bi-CMOS 半導体設置においては、CMOS 回路と同一半導体基板に高速動作可能なパイポーラトランジスタを搭載するこ

イポーラトランシスタを形成することになるNゥェル拡散層(中に、N<sup>+</sup>型埋込拡散領域2に達するように、深いN<sup>+</sup>型拡散領域6を形成する。N<sup>+</sup>型塩込拡散領域6は、NPN パイポーラトランシスタのコレクタ領域となるNゥェル拡散階4の抵抗を低波するのに有効である。

第3図(b) に示す工程においては、ケート酸化膜 1 を設け、B<sup>+</sup>の低ドーメイオン注入により、P型 内部ペース領域 8 を形成した後、Pドープドポリ シリコン膜 9 を堆積する。

第2図(c) 工程においては、ポリシリコン酸9をRIE 法にてパターニングして、NMOS 及び PMOSトランジスタのゲート電産9』・9。を形成する。続いて、As+を高ドーズイオン注入して、NMOSトランジスタの N<sup>+</sup>型ソース・ドレイン領域10、1,10。及び NPN パイポーラトランジスタの P<sup>+</sup>型ソース・ドレイン領域11を形成する。次に、B<sup>+</sup>を高ドーズイオン注入して PMOS トランジスタのP<sup>+</sup>型ソース・ドレイン領域12、12、及び NPN パイポーラトランジスタのP<sup>+</sup>型外部ペース領域13を形成する。

とが難しいという問題があった。

そとで、この発明は、CMOS回路と同一半導体基板に高速動作可能なパイポーラトランジスタを容易に搭載可能な Bi-CMOS 半導体装置及びその製造方法を提供することを目的とする。

#### [発明の構成]

(間組点を解決するための手段)

上記目的を選成するために、この発明は、半 等体基板のエミッタ領域上にエミッタ電極を形成 し、このエミッタ電極の側盤にサイドウェールを 数けるようにしたものである。

#### (作用)

上記構成によれば、上記サイドウォールをスペーサとして、エミッタ領域に対して外部ペース 領域をセルフアラインで形成することができるため、エミッタ領域下のペース抵抗を小さくすることができ、パイポーラトランジスタの高速動作を 実現することができる。

#### (吳施例)

以下、図面を参照してこの発明の実施例を辞

#### 特開昭63-244768 (3)

細に説明する。

第1図は一実施例の製造工程を示す図であるが、 ここで、この第1図を説明する前に、第2図を使 って一実施例の概略を説明する。

近年、 LSI の進展に伴ない、 MOS トランジスタのは細化が必須となり、 MOS トランジスタのチャオル 及がたとえば 0.8~ 1.2 /m と短かくなる傾向にある。その結果、ショートチャネル効果、ホットエレクトロン耐性が厳しくなり、トランジスタの動作の信頼性が確保できなくなる傾向にある。

らP型内部ベース領域 5 2 中にAo又はPが拡散して形成され、N<sup>+</sup>型エミック領域 5 6 に接せずに、かつセルフアラインで作られるため、ベース抵抗rbb'が小さい高速パイポーラ NPN トランジスタが 失現される。

では、 第1図の製造工程を示す断面図に従って との発明の一実施例を詳細に説明する。

第1四(6)に示す工程にないて、ケート銀化膜と

型ソース、ドレイン領域41,48を形成すると とにより、斑 LSI に通した信頼性ある NMOS あるい は PMOS トランジスタを備えたCMOS 回路が提供され

との実施例は、第2四(1)に示す如く、上記技術 を用い、CMOS回路を形成した同一半導体基板上に 略同一プロセス化より高速 NPN パイポーラトラン シスタを搭載するものである。 すなわち、 パイポ ーラトラン シスタのコレクタ 仮 城となる N ウェル 拡散層 5 1 上のゲート戦化膜を剝離し、内部ペー ス領域となるP型拡散領域52を、まず低ドーズ B<sup>+</sup> 注入により形成した後、As又はP とープトポリ シリコン膜 5 2 を堆積し、 MOS トランシスタのゲ 一ト電低と何時に加工してエミッタ領域の一部と たるエミッタ電極53を形成する。この後、前述 した方法によりポリシリコンのエミッタ電極53 の側盤に CVD 破化膜 5 4 を残存させ、PMOSトラン ジスタの P<sup>+</sup> 型ソース。ドレイン領域の形成に用い た高ドーズ BF<sub>2</sub><sup>+</sup>イオン注入、その仮の無工程によ り P<sup>+</sup> 型外部 ペース領域 5 5 がエミック電低 5 3 か

なる厚さ300 Åの無酸化膜26を形成し、 B<sup>+</sup>を40 KeV にて5 × 1 0<sup>15 cm-2</sup> イオン注入して熱処理を行ない拡散深さ x J ~ 0.5 μ O P 型内部ベース 個域 2 7 上の 熱酸化膜 2 6 を 剝離して厚さ 0.4 μ の ポリ シリコン膜 2 8 を 堆 積 し、As<sup>+</sup>をポリ シリコン 膜 2 8 中 に 5 × 1 0<sup>15 cm-2</sup> イオン注入する。

第1図(c) に示す工程において、前配ポリシリコン膜28をRIE 法にてパターニングして NMOS。PMOSのゲート電極281。283、エミッタ電極283を形成した後、ゲート電極、エミッタ電極の周囲、解出しているP型内部ペース領域27の設面に熱酸化膜29を形成する。この時、エミッタ電極からP<sup>-</sup> 型内部ペース領域中にAoが高機度に拡散されて Pa ~ 30Ω/□xj~ 0.15μのN<sup>+</sup>型エミッタ領域30が形成される。続いて、NMOS及びPMOSトランジスタ形成値所にそれぞれ P<sup>+</sup>及びB<sup>+</sup>を50 KoVにて1×10<sup>13</sup>cm<sup>-2</sup>イオン注入して高射圧構造を形成する。この後、厚さ0.4μのCVD

#### 特開昭63-244768 (4)

酸化膜31を堆積する。

第1図(d) に示す工程において、前記 CVD 酸化膜 3」を RIE 法にてエッチパックしてエミッタ電極 及び MOS トランジスタのゲート電極の側接に CVD 酸化膜31を残存させる。使いて、 NMOSトランジ スタのソース,ドレイン領域形成のため As+を 4 0 KeV にて 5 × 1 0 <sup>15</sup> cm<sup>-2</sup> 、 PMOS トランジスタ のソース、ドレイン領域及び NPN パイポーラトラ ンジスタの外部ペース領域形成のため BF, \*\* を 40 KeV にて 5 × 1 0 <sup>15</sup> cm<sup>-2</sup> イオン注入した後、熱処 理を行ないイオン注入層を観気的に活性として、 NMOS トランジスタの xi ~ 0.4 # 程度のN+領域及 びN<sup>®</sup>領域から成るソース及びドレイン領域 3 2 1。 3 2 1 、 PMOS トラン ジスタの x j ~ 0. 4 # 程度 のP<sup>+</sup>領域及びP<sup>-</sup>領域から成るソース及びドレイン 領域33,,33,、 NPN パイポーラトランジス タのxj~ 0.2 μの P<sup>+</sup>型外部ベース領域 3 4 が形 成される。

敢後に、第2図(e)に示す工程において、浮さ1 4mのパッシィペーション誤35を堆積して、コン

様々変形実施可能なことは勿論である。

#### [発明の効果]

以上述べたこの発明によれば、エミッタ電極の偶響に酸化膜によってサイドウェールを設けるようにしたので、これをスペーサとして外部ペース観域をエミッタ領域に対してセルファラインで形成することができ、エミッタ領域下のペース抵抗を小さくすることができる。

#### 4. 図面の耐単な説明

第1図はこの発明の一実施例の製造工程を示す断面図、第2図は一実施例の概略を説明するために示す断面図、餌3図は従来のBi-CMOS 半導体 装置の製造方法の一例を示す断面図である。

20 ··· P<sup>-</sup> 超シリコン選板、21 ··· N<sup>+</sup> 型埋込拡散 領域、22 ··· P 型エピタキシャル層、23 ··· N ウェル拡放層、24 ··· フィールド酸化與、25 ··· N<sup>+</sup> 型拡散領域、25 ··· 熱敏化與、27 ··· P 型内部ペース領域、28 ··· ポリシリコン與、29 ··· 熱級化 膜、30 ··· N<sup>+</sup> 型エミッタ領域、31 ··· CVD 酸化解、321 ··· 321 ··· 331 ··· 331 ··· Y ··· 又及びド タクトを開孔をし、アルミニュウムーシリコン覧 値36を設けてBI-CMOS半導体装置が完成する。

この実施例によれば、MOSTRのゲート電極 281, 281 側壁破化膜 3 1 をパイポーラトランジスタの エミッタ電便 2 8 1 の側壁にも没存させサイドウ ォールを形成することにより、このサイドウォー ルをスペーサとしてP<sup>+</sup>型外部ペースをN<sup>+</sup>型エミッ タ傾域 3 0 にセルファラインで形成することがで きるため、高速動作に通した Bi-CMOS 半導体接近 を実現することができる。

なおこの発明は、先の実施例2に限定されるものではない。


例えば、先の実施例においては、ケート電法、エミッタは極共に Aa ドープドポリシリコン膜を使用する場合を説明したが、ゲート単極として P ドープドポリシリコン膜を用いてもよい。 史に、N<sup>+</sup>型エミッタ領域をフィールド酸化膜に接してあるいは接しないように形成しても本発明は実現できる。


この他にも発明の受旨を逸脱しない範囲で催々


レイン領域、 3 4 … P<sup>+</sup>型外部ペース領域、 3 5 … パッシベーション膜、 3 6 … アルミニューム - シ リコン**は**伝。


出期人代理人 弁理士 鈴 江 武 彦


## **特開昭63-244768 (5)**














第 1 図


## 特開昭63-244768 (6)




a 2 図









第二3 🖾